

(19)

(11) Publication number: 05303210 A

Generated Document.

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 04109648

(51) Int'l. Cl.: G03F 7/38 G03F 7/40 H01L 21/027 H01L 21/302

(22) Application date: 28.04.92

(30) Priority:

(43) Date of application publication: 16.11.93

(84) Designated contracting states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: MATSUO TAKAHIRO  
ENDO MASATAKA  
SASAKO MASARU

(74) Representative:

### (54) PATTERN FORMING


#### METHOD

#### (57) Abstract:

**PURPOSE:** To form patterns having good shapes free from residues in pattern formation by silylation.

**CONSTITUTION:** A resist 12 applied on an Si substrate 11 is exposed by a KrF excimer laser 13. Gaseous phase HMDS 15 is brought into contact with the resist 12 to selectively form silylated layers 16 in the exposed parts and to simultaneously produce silicon deposits 17 in the unexposed parts. The silicon deposits 17 are lifted off and removed by O<sub>2</sub> isotropic RIE 18. Etching is thereafter executed by O<sub>2</sub> anisotropic RIE 19 to form the negative patterns having the shape perpendicular to the exposed parts. The etching using the O<sub>2</sub> plasma is executed in two stages; isotropically first, then anisotropically, by which the good patterns free from the residues are formed.

**COPYRIGHT:** (C)1993,JPO&Japio



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-303210

(43)公開日 平成5年(1993)11月16日

(51)Int.Cl. <sup>5</sup>	識別記号	序内整理番号	F I	技術表示箇所
G 03 F 7/38 7/40	5 1 2 5 2 1	7124-2H 7124-2H		
H 01 L 21/027 21/302	H 8518-4M 7352-4M		H 01 L 21/ 30 3 6 1 R	
			審査請求 未請求 請求項の数2(全5頁)	

(21)出願番号 特願平4-109648

(22)出願日 平成4年(1992)4月28日


(71)出願人 000005821  
松下電器産業株式会社  
大阪府門真市大字門真1006番地  
(72)発明者 松尾 隆弘  
大阪府門真市大字門真1006番地 松下電器  
産業株式会社内  
(72)発明者 遠藤 政孝  
大阪府門真市大字門真1006番地 松下電器  
産業株式会社内  
(72)発明者 笹子 勝  
大阪府門真市大字門真1006番地 松下電器  
産業株式会社内  
(74)代理人 弁理士 小鍋治 明 (外2名)

(54)【発明の名称】 パターン形成方法

(57)【要約】

【目的】シリル化によるパターン形成において、残さない、良好な形状のパターンを形成する。

【構成】Si基板11上に塗布したレジスト12をKrFエキシマレーザ13により露光した。気相HMDS15をレジスト12に接触させて、露光部にシリル化層16を選択的に形成し、同時に未露光部にシリコン付着物17が生じた。 $O_2$ 等方性RIE18により、シリコン付着物17をリフトオフさせて除去した。その後、 $O_2$ 異方性RIE19によりエッティングを行って、露光部に垂直な形状のネガパターンを形成した。このようにして、 $O_2$ プラズマを用いたエッティングを、最初に等方性、次に異方性と2段階にすることにより、残さない、良好なパターンが形成できた。



## 【特許請求の範囲】

【請求項1】半導体基板上にレジストを塗布する工程と、前記レジストを露光する工程と、前記レジスト表面にシリコン化合物を気相あるいは液相で接触させて、前記レジストに選択的にシリル化層を形成する工程と、最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて前記レジストをエッティングする工程とを備えて成ることを特徴とするパターン形成方法。

【請求項2】前記の最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて前記レジストをエッティングする工程は、最初の酸素プラズマを用いた等方性のエッティングのときに、シリル化層の厚さ以下の深さまで前記レジストをエッティングすることを特徴とする請求項1記載のパターン形成方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、半導体デバイスの微細加工のためのリソグラフィ技術に関するものであり、特に、レジストの表面解像を利用したパターン形成方法に関するものである。

## 【0002】

【従来の技術】フォトリソグラフィ技術は、レチクルを用いて、ステップアンドリピートでパターンを縮小投影するためスループットが高く、かつ微細パターン形成が可能であることから、LSIの量産に不可欠な技術である。光の波長を入、レンズの開口数をNAとすると、フォトリソグラフィの解像度Rは、 $R = k_1 \lambda / NA$ の関係式が成り立つ。ただし、 $k_1$ はレジスト材料、プロセスに依存する定数である。この関係式からわかるように、微細化がすすむにつれ、より短波長の光源を用いたフォトリソグラフィが必要とされている。現在、I線(365nm)、KrFエキシマレーザ(248nm)を光源にしたステッパーを用いて、単層レジストプロセスにより超LSIの開発が行われている。しかしながら、単層レジストプロセスはバルクの反応を使っているため、高解像性、高焦点余裕度が望めず、また定在波効果による寸法ばらつきなどの問題点がある。これらの問題点を解決するために、レジストの表面の反応を利用した表面解像プロセス、中でもシリル化プロセスの必要性が高まっている。本発明は、このシリル化プロセスに関するものであるが、従来のシリル化プロセスによるパターン形成方法について図を用いて説明する。

【0003】従来のパターン形成方法の工程断面図を(図3)に示す。Si基板11上にレジスト12を膜厚1.2μm塗布する(図3(a))。マスク14上にKrFエキシマレーザ13を照射して、マスク14上のパターンをレジスト12に転写する(図3(b))。露光後にレジスト12を160°Cで3分間加熱して、レジ

ト12の未露光部を架橋させる。その後、レジスト12を160°Cに加熱しながら、3分間気相のHMD S(ヘキサメチルジシラザン)15をレジスト12に接触させて、レジスト12の露光部に耐酸素プラズマ性のシリル化層16を形成する(図3(c))。このとき、露光部は気相HMD S 15とレジスト12との表面反応が進み、気相HMD Sから脱離したシリコンがレジスト12中を拡散してシリル化層16を形成する。一方、未露光部は気相HMD S 15の導入の前にレジスト12を加熱して架橋させてあるため、気相HMD S 15とレジスト12との表面反応速度は露光部に対して十分に遅いため、シリル化層は形成されない。このようにして露光部のみシリル化されるが、未露光部にも若干のシリコン付着物17が生じる。以上のようにシリル化した後、O<sub>2</sub>のプラズマを用いた異方性RIE(反応性イオンエッティング)19によりレジスト12をエッティングする(図3(d))。O<sub>2</sub>異方性RIE 19により、露光部にはネガのパターンが形成されているが、未露光部に望ましくない残さ31が生じる(図3(e))。この残さ31は、エッティングの異方性のためシリコン付着物17がレジスト12に転写されたために生じたものである。

## 【0004】

【発明が解決しようとする課題】上記のような構成では、シリル化の工程の後のO<sub>2</sub>プラズマを用いた異方性RIEエッティングの工程において、エッティングが異方性であるため、シリル化の工程で未露光部に生じたシリコン付着物がレジストに転写されて、未露光部に望ましくない残さが生じるという問題点を有していた。

【0005】本発明は、上記課題を解決するもので、未露光部に生じたシリコン付着物をエッティングの工程において除去することにより、残さの無い、良好なパターン形状の得られるシリル化法を用いたパターン形成方法を提供することを目的としている。

## 【0006】

【課題を解決するための手段】本発明は、半導体基板上にレジストを塗布する工程と、前記レジストを露光する工程と、前記レジスト表面にシリコン化合物を気相あるいは液相で接触させて、前記レジストに選択的にシリル化層を形成する工程と、最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて前記レジストをエッティングする工程とを備えて成ることを特徴とするパターン形成方法を提供するものである。また望ましくは、前記の最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて前記レジストをエッティングする工程は、最初の酸素プラズマを用いた等方性のエッティングのときに、シリル化層の厚さ以下の深さまで前記レジストをエッティングすることを特徴とする上記のパターン形成方法を提供するものである。

## 【0007】

【作用】本発明では、レジストの露光部を選択的にシリル化した後に、レジストのエッティングを、最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて行うことによって、残さの無い、良好なパターンが形成される。シリル化の工程において、露光部においては耐酸素プラズマ性のシリル化層を形成し、未露光部にはシリコン付着物が生じる。最初の酸素プラズマを用いた等方性エッティングにより、シリコン付着物の下部のレジストに酸素ラジカルが反応して侵食が生じ、シリコン付着物はリフトオフされる。リフトオフされたシリコン付着物は、プラズマ反応室が十分に高真空であるため、レジスト上に再付着せず排気される。従って、この工程でシリコン付着物が除去され、次の工程の酸素プラズマを用いた異方性エッティングにより、露光部のパターン形状を垂直に形成する。このようにして、シリル化後のエッティングを、最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて行うことによって、残さの無い、良好なパターンが形成される。特に、最初の酸素プラズマを用いた等方性のエッティングのときに、露光部のシリル化層の厚さ以下の深さまでレジストをエッティングすることにより、露光部のレジスト形状にアンダーカットが発生せずに、残さのない、良好なパターンが形成される。この条件で等方性エッティングすると、露光部のシリル化層の下部のレジストが酸素ラジカルに接触しないため、露光部のレジスト形状にアンダーカットが発生しない。しかも、未露光部のシリコン付着物は露光部のシリル化層の厚さに比べて十分に小さいため、シリコン付着物はリフトオフにより除去され、結果として残さが発生しなくなる。

【0008】従って、本発明を用いることによって、シリル化を用いたレジストの表面解像によるフォトリソグラフィにおいて、無残さで、微細なパターン形成に有効に作用する。

## 【0009】

【実施例】以下本発明の一実施例のパターン形成方法について、図面を参照しながら説明する。

【0010】(図1)は本発明の第一の実施例におけるパターン形成方法の工程断面図を示すものである。Si基板11上にレジスト12を膜厚1.2μm塗布した(図1(a))。マスク14上にKrFエキシマレーザ13を照射して、マスク14上のパターンをレジスト12に転写した(図1(b))。露光後にレジスト12を160℃で3分間加熱して、レジスト12の未露光部を架橋させた。その後、レジスト12を160℃に加熱しながら、3分間気相のHMD S 15をレジスト12に接觸させて、レジスト12の露光部に耐酸素プラズマ性のシリル化層16を厚さ400nm形成した(図1(c))。このとき、露光部は気相HMD S 15とレジ

スト12との表面反応が進み、気相HMD Sから脱離したシリコンがレジスト12中を拡散してシリル化層16を形成した。一方、未露光部は気相HMD S 15の導入の前にレジスト12を加熱して架橋させてあるため、気相HMD S 15とレジスト12との表面反応速度は露光部に対して十分に遅いため、シリル化層は形成されなかった。このようにして露光部のみシリル化されたが、未露光部にも若干直径50nm以下のシリコン付着物17が生じた。以上のようにシリル化した後、O<sub>2</sub>プラズマを用いた等方性RIE18によりレジスト12を深さ400nmエッティングした(図1(d))。このときのエッティング条件は、平行平板形RIEを用いて、O<sub>2</sub>を流量40SCCMで流し、圧力15Pa、パワー100Wで行った。この等方性RIE18により、シリコン付着物17の下部のレジストに酸素ラジカルが反応して侵食が生じ、シリコン付着物はリフトオフされた。リフトオフされたシリコン付着物は、プラズマ反応室が十分に高真空であるため、レジスト上に再付着せず排気された。その後O<sub>2</sub>プラズマを用いた異方性RIE19によりレジスト12をエッティングした(図1(e))。このときのエッティング条件は、平行平板形RIEを用いて、O<sub>2</sub>を流量30SCCMで流し、圧力0.7Pa、パワー900Wで行った。以上のようにして、残さのない、垂直な形状のパターンが形成できた(図1(f))。

【0011】以上のように、本実施例によれば、レジストの露光部を選択的にシリル化した後に、レジストのエッティングを、最初に酸素プラズマを用いた等方性RIE、後に酸素プラズマを用いた異方性RIEの2段階に分けて行うことによって、残さの無い、良好なパターンが形成された。しかも、最初の酸素プラズマを用いた等方性RIEのときに、露光部のシリル化層の厚さと同じ深さまでレジストをエッティングしたので、露光部のシリル化層の下部のレジストが酸素ラジカルに接触することができないため、露光部のレジスト形状にアンダーカットが発生せずに、良好なパターンが形成された。

【0012】なお、本実施例において、露光にKrFエキシマレーザを用いたが、他の光源を用いてもよく、または電子ビームによる描画を行ってもよい。また、本実施例において、等方性RIEの条件を上記のように行つたが、酸素イオンより酸素ラジカルが多くなるような条件であれば他の条件でもよい。本実施例において、異方性RIEの条件を上記のように行つたが、酸素ラジカルより酸素イオンが多くなるような条件であれば他の条件でもよい。ここでは、シリル化材にHMD Sを用いたが、他のシリコン化合物を用いてもよい。

【0013】(図2)は本発明の第2の実施例におけるパターン形成方法の工程断面図を示すものである。Si基板11上にレジスト12を膜厚1.2μm塗布した(図2(a))。マスク14上にKrFエキシマレーザ13を照射して、マスク14上のパターンをレジスト12に接觸させて、レジスト12の露光部に耐酸素プラズマ性のシリル化層16を厚さ400nm形成した(図2(c))。このとき、露光部は気相HMD S 15とレジ

2に転写した(図2(b))。露光後にレジスト12を160°Cで3分間加熱して、レジスト12の未露光部を架橋させた。その後、レジスト12を160°Cに加熱しながら、3分間気相のHMDS15をレジスト12に接触させて、レジスト12の露光部に耐酸素プラズマ性のシリル化層16を厚さ400nm形成した(図2(c))。このとき、露光部は気相HMDS15とレジスト12との表面反応が進み、気相HMDSから脱離したシリコンがレジスト12中を拡散してシリル化層16を形成した。一方、未露光部は気相HMDS15の導入の前にレジスト12を加熱して架橋させてあるため、気相HMDS15とレジスト12との表面反応速度は露光部に対して十分に遅いため、シリル化層は形成されなかった。このようにして露光部のみシリル化されたが、未露光部にも若干直径50nm以下のシリコン付着物17が生じた。以上のようにシリル化した後、O<sub>2</sub>プラズマを用いた等方性RIE18によりレジスト12を深さ400nmエッティングした(図2(d))。このときのエッティング条件は、平行平板形RIEを用いて、O<sub>2</sub>を流量40SCCMで流し、圧力15Pa、パワー100Wで行った。この等方性RIE18により、シリコン付着物17の下部のレジストに酸素ラジカルが反応して侵食が生じ、シリコン付着物はリフトオフされた。リフトオフされたシリコン付着物は、プラズマ反応室が十分に高真空であるため、レジスト上に再付着せず排気された。その後、O<sub>2</sub>プラズマを用いたECR(電子サイクロトロン共鳴)21によりレジスト12をエッティングした(図2(e))。このときのエッティング条件は、ECRエッチャ用いて、O<sub>2</sub>を流量30SCCMで流し、圧力0.2Pa、パワー200Wで行った。以上のようにして、残さのない、垂直な形状のパターンが形成できた(図2(f))。

【0014】以上のように、本実施例によれば、レジストの露光部を選択的にシリル化した後に、レジストのエッティングを、最初に酸素プラズマを用いた等方性RIE、後に酸素プラズマを用いた異方性のECRエッティングの2段階に分けて行うことによって、残さのない、良好なパターンが形成された。しかも、最初の酸素プラズマを用いた等方性RIEのときに、露光部のシリル化層の厚さと同じ深さまでレジストをエッティングしたので、露光部のシリル化層の下部のレジストが酸素ラジカルに接触することができないため、露光部のレジスト形状にアンダーカットが発生せずに、良好なパターンが形成され

た。

【0015】なお、本実施例において、露光にKrFエキシマレーザを用いたが、他の光源を用いてもよく、または電子ビームによる描画を行ってもよい。また、本実施例において、等方性RIEの条件を上記のように行つたが、酸素イオンより酸素ラジカルが多くなるような条件であれば他の条件でもよい。本実施例において、ECRエッティングの条件を上記のように行つたが、酸素ラジカルより酸素イオンが多くなるような条件であれば他の条件でもよい。ここでは、シリル化材にHMDSを用いたが、他のシリコン化合物を用いてもよい。

#### 【0016】

【発明の効果】以上説明したように、本発明のパターン形成方法によれば、レジストの露光部を選択的にシリル化した後に、レジストのエッティングを、最初に酸素プラズマを用いた等方性のエッティング、後に酸素プラズマを用いた異方性のエッティングの2段階に分けて行うことによって、残さのない、良好なパターンが形成される。従って、本発明のシリル化を用いた表面解像プロセスは、単層のレジストプロセスに比べて、解像性、焦点余裕度が良く、しかも残さの存在しない信頼性の高いプロセスであり、半導体の超微細加工プロセスに大きく貢献し、超高密度集積回路の製造に大きく寄与することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例におけるパターン形成方法の工程断面図


【図2】本発明の第2の実施例におけるパターン形成方法の工程断面図

【図3】従来のパターン形成方法の工程断面図


#### 【符号の説明】

- 1 1 Si基板
- 1 2 レジスト
- 1 3 KrFエキシマレーザ
- 1 4 マスク
- 1 5 気相HMDS
- 1 6 シリル化層
- 1 7 シリコン付着物
- 1 8 O<sub>2</sub>等方性RIE
- 1 9 O<sub>2</sub>異方性RIE
- 2 1 O<sub>2</sub>ECR
- 3 1 残さ

【図1】



【図2】



【図3】

